個人的な感想として、VHDLに初めて触れる方が読むにはおすすめできない。
理由は、ホームページ上で誤植の修正がなされていないものも多々あり、誤植の内容も知らない方が鵜呑みしてしまうと致命的なものも。。

デジタル回路についての詳細な説明がある。

VHDLがAdaに近く、Verilog-HDLがC言語に近いとの記述がある。
Verilog-HDLは、Begin, ENDがある点ではPascalにも近いかもしれません。

Verilog-HDLしは少しプログラミングしたことがあるのでVHDLの理解は容易でした。

Verilog-HDLのの方がVDHLよりあいまいなところがあり、VHDLの方が厳密だと感じました。
Verilog-HDLはC言語と同じようなプリプロセッサを利用しているのでしょうか。
とすれば、VHDLはAdaを利用しているのでしょうか。

9.1.2に、VHDLにはモデルが組み合わせかシーケンシャルか、順序論理が、同期か非同期かを指定するための予約語がないことを記述しています。
余分なFF(フリップフロップ)やラッチを生成してしまうことがあるらしい。

FF(フリップフロップ)はクロックで、ラッチはクロック以外の信号で制御されるものとの説明があります。

STARCのRTL設計スタイルガイドに沿ったプログラミングを組めば、
VHDLでもVerilog-HDLでも
回路の知識が十分でない技術者でも、より確実な回路が作成できるかもしれないと感じていますが、
日本の本ではないためか、そのあたりの説明は見当たりませんでした。

９．３には、FPGAの例が書かれています。
XiinxのFPGAがSRAM技術を基にしていること。
ActelのFPGAはアンチヒューズ技術が基になっているとのことが書かれています。

FPGAにはFF（フリップフロップ）が入っているので、
ASICを開発する時は、さらに考えないといけないことがあるようです。

英国サザンプトン大学の学部〜修士向けに執筆され、その後多くの大学で採用された教科書の邦訳。ブール代数やVHDLによる論理回路のモデリングから始まり、簡単なMPUのVHDL記述、VHDLのシミュレーション、論理合成やテストまでをカバー。更に非同期回路の問題点やADC/DAC/PLL等アナログ回路とのインタフェースにも言及している。大学の教科書だけあり、実際にシステム設計に必要な基本的な事項がていねいに網羅されている。とくに順序回路設計の解説は秀逸であり、私が29年前に計算機メーカで習得した「タイミングの概念を含むフローチャート」(本書ではASMチャート)による設計手法を詳解。この基本をマスターすればどのような複雑なシステムでも設計可能というツボを押さえた内容であり、初心者からベテランまで最適な教科書である。

世界的にデジタル回路設計とVHDLの教科書の決定版として高い評価を受けている本の日本語版。これはうれしい。
論理回路のひととおりの知識を持つ学生や現場のエンジニア向けの教科書として、非常にお勧めの本だ。ただし、いわゆるVHDLの入門として利用するには、講義とサブテキストの利用が前提となるので、他の入門書や言語リファレンスを手元に置いて読み進めるのが良い。
ただ、普通のVHDL入門ではなく、VHDLというツールを通じて、デジタル回路設計の奥義を伝授するという趣向なので、VHDLを既に使いこなしてるというエンジニアにとっても、歯ごたえ満点だと思う。

そんじょそこらの、VHDL入門書とは違うので、心して読むべし。VHDLを通じ、論理回路、ひいてはアナログとの境界のインタフェースをも考えよう、という本である。論理回路を学び、知らず知らずのうちに、VHDLの高度な記述について、丸暗記ではなく、理論的に理解できるようになる。よくVHDLで記述できるからといって、実際の回路が生成されるとは限らない、動く回路をVHDLで記述するにはコツがあるのだ、、と耳にするが、本書で、それがコツでもなんでもなく、ちゃんと論理的に説明できることがわかるだろう。こんな闇なべをつつく状況から脱却し、論理回路設計とVHDLを改めて体系的に整理するにも、本書は好適。

わかった気になってる諸兄、実に、噛み応えのある一冊なので、ご賞味あれ。

世界の水準の高さに驚愕することだろう。こんな教科書で論理回路を学べる学生がうらやましい。